VPDPBUSDS (ZMM, ZMM, ZMM)

Experiment 1

Instruction: VPDPBUSDS ZMM0, ZMM1, ZMM2

Code:

   0:	62 f2 75 48 51 c2    	vpdpbusds zmm0,zmm1,zmm2

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2

Show nanoBench command
Results:
- Instructions retired: 1.0
- Core cycles: 5.05
- Reference cycles: 1.55
- UOPS_EXECUTED.THREAD: 1.04

Experiment 2

Instruction: VPDPBUSDS ZMM0, ZMM1, ZMM2
Chain instructions: VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0
Chain latency: 9

Code:

   0:	62 f2 75 48 51 c2    	vpdpbusds zmm0,zmm1,zmm2
   6:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 13.99
- Reference cycles: 4.75
- UOPS_EXECUTED.THREAD: 10.0

Experiment 3

Instruction: VPDPBUSDS ZMM0, ZMM1, ZMM2
Chain instructions: VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0
Chain latency: 9

Code:

   0:	62 f2 75 48 51 c2    	vpdpbusds zmm0,zmm1,zmm2
   6:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 14.0
- Reference cycles: 4.91
- UOPS_EXECUTED.THREAD: 10.0

Experiment 4 (source registers initialized by an instruction of the same kind)

Instruction: VPDPBUSDS ZMM0, ZMM1, ZMM2

Code:

   0:	62 f2 75 48 51 c2    	vpdpbusds zmm0,zmm1,zmm2

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VPDPBUSDS ZMM0, ZMM1, ZMM2;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1

Show nanoBench command
Results:
- Instructions retired: 1.0
- Core cycles: 5.03
- Reference cycles: 1.71
- UOPS_EXECUTED.THREAD: 0.95

Experiment 5 (source registers initialized by an instruction of the same kind)

Instruction: VPDPBUSDS ZMM0, ZMM1, ZMM2
Chain instructions: VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0
Chain latency: 9

Code:

   0:	62 f2 75 48 51 c2    	vpdpbusds zmm0,zmm1,zmm2
   6:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VPDPBUSDS ZMM0, ZMM1, ZMM2;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 13.99
- Reference cycles: 4.86
- UOPS_EXECUTED.THREAD: 10.0

Experiment 6 (source registers initialized by an instruction of the same kind)

Instruction: VPDPBUSDS ZMM0, ZMM1, ZMM2
Chain instructions: VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0
Chain latency: 9

Code:

   0:	62 f2 75 48 51 c2    	vpdpbusds zmm0,zmm1,zmm2
   6:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VPDPBUSDS ZMM0, ZMM1, ZMM2;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 14.0
- Reference cycles: 4.96
- UOPS_EXECUTED.THREAD: 10.0

Latency operand 2 → 1: 5

Experiment 1

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 13.99
- Reference cycles: 4.7
- UOPS_EXECUTED.THREAD: 10.0

Experiment 2 (with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  45:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.05
- Reference cycles: 5.12
- UOPS_EXECUTED.THREAD: 10.04

Experiment 3

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 14.0
- Reference cycles: 5.12
- UOPS_EXECUTED.THREAD: 10.0

Experiment 4 (with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  3c:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.52
- Reference cycles: 4.96
- UOPS_EXECUTED.THREAD: 10.04

Experiment 5 (source registers initialized by an instruction of the same kind)

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM0, ZMM1, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 13.99
- Reference cycles: 4.65
- UOPS_EXECUTED.THREAD: 10.0

Experiment 6 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  45:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM0, ZMM1, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.0
- Reference cycles: 4.96
- UOPS_EXECUTED.THREAD: 10.01

Experiment 7 (source registers initialized by an instruction of the same kind)

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM0, ZMM1, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 14.01
- Reference cycles: 4.91
- UOPS_EXECUTED.THREAD: 10.0

Experiment 8 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM0, ZMM2
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 7d 48 51 ca    	vpdpbusds zmm1,zmm0,zmm2
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  3c:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM0, ZMM0, ZMM0;
VXORPS ZMM2, ZMM2, ZMM2;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM0, ZMM1, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.55
- Reference cycles: 4.96
- UOPS_EXECUTED.THREAD: 10.04

Latency operand 3 → 1: 5

Experiment 1

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 13.99
- Reference cycles: 4.81
- UOPS_EXECUTED.THREAD: 10.0

Experiment 2 (with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  45:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.01
- Reference cycles: 4.91
- UOPS_EXECUTED.THREAD: 10.0

Experiment 3

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 14.0
- Reference cycles: 4.75
- UOPS_EXECUTED.THREAD: 10.0

Experiment 4 (with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  3c:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.52
- Reference cycles: 5.06
- UOPS_EXECUTED.THREAD: 10.03

Experiment 5 (source registers initialized by an instruction of the same kind)

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1;
VPDPBUSDS ZMM0, ZMM1, ZMM2

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 13.99
- Reference cycles: 4.7
- UOPS_EXECUTED.THREAD: 10.0

Experiment 6 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VSHUFPD ZMM0, ZMM1, ZMM1, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;VSHUFPD ZMM0, ZMM0, ZMM0, 0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 f5 48 c6 c1 00 	vshufpd zmm0,zmm1,zmm1,0x0
   d:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  14:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  1b:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  22:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  29:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  30:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  37:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  3e:	62 f1 fd 48 c6 c0 00 	vshufpd zmm0,zmm0,zmm0,0x0
  45:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1;
VPDPBUSDS ZMM0, ZMM1, ZMM2

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.0
- Reference cycles: 4.91
- UOPS_EXECUTED.THREAD: 10.0

Experiment 7 (source registers initialized by an instruction of the same kind)

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1;
VPDPBUSDS ZMM0, ZMM1, ZMM2

Show nanoBench command
Results:
- Instructions retired: 10.0
- Core cycles: 14.0
- Reference cycles: 4.81
- UOPS_EXECUTED.THREAD: 10.0

Experiment 8 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)

Instruction: VPDPBUSDS ZMM1, ZMM2, ZMM0
Chain instructions: VPANDD ZMM0, ZMM1, ZMM1;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;VPANDD ZMM0, ZMM0, ZMM0;;VXORPS ZMM1, ZMM1, ZMM1
Chain latency: 9

Code:

   0:	62 f2 6d 48 51 c8    	vpdpbusds zmm1,zmm2,zmm0
   6:	62 f1 75 48 db c1    	vpandd zmm0,zmm1,zmm1
   c:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  12:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  18:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  1e:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  24:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  2a:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  30:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  36:	62 f1 7d 48 db c0    	vpandd zmm0,zmm0,zmm0
  3c:	62 f1 74 48 57 c9    	vxorps zmm1,zmm1,zmm1

Init:

MOV R15, 10000;
L: VADDPS ZMM0, ZMM1, ZMM1;
VADDPS ZMM0, ZMM1, ZMM1;
DEC R15;
JNZ L;
VZEROALL;
VXORPS ZMM1, ZMM1, ZMM1;
VXORPS ZMM2, ZMM2, ZMM2;
VXORPS ZMM0, ZMM0, ZMM0;
VPDPBUSDS ZMM1, ZMM0, ZMM2;
VPDPBUSDS ZMM2, ZMM0, ZMM1;
VPDPBUSDS ZMM0, ZMM1, ZMM2

Show nanoBench command
Results:
- Instructions retired: 11.0
- Core cycles: 14.43
- Reference cycles: 4.86
- UOPS_EXECUTED.THREAD: 9.96

VPDPBUSDS (ZMM, ZMM, ZMM) - Latency

Operands

Latency operand 1 → 1: 5

Latency operand 2 → 1: 5

Latency operand 3 → 1: 5

Latency operand 1 → 1: 5

Experiment 1

Experiment 2

Experiment 3

Experiment 4 (source registers initialized by an instruction of the same kind)

Experiment 5 (source registers initialized by an instruction of the same kind)

Experiment 6 (source registers initialized by an instruction of the same kind)

Latency operand 2 → 1: 5

Experiment 1

Experiment 2 (with dependency-breaking instructions)

Experiment 3

Experiment 4 (with dependency-breaking instructions)

Experiment 5 (source registers initialized by an instruction of the same kind)

Experiment 6 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)

Experiment 7 (source registers initialized by an instruction of the same kind)

Experiment 8 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)

Latency operand 3 → 1: 5

Experiment 1

Experiment 2 (with dependency-breaking instructions)

Experiment 3

Experiment 4 (with dependency-breaking instructions)

Experiment 5 (source registers initialized by an instruction of the same kind)

Experiment 6 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)

Experiment 7 (source registers initialized by an instruction of the same kind)

Experiment 8 (source registers initialized by an instruction of the same kind, with dependency-breaking instructions)